天道酬勤,学无止境

门电路

8.3.1 门电路的重要意义

 

 

 

 

 

 

 

 

 

 

 

上面这图在2.1.2中就提过,从这张图中可以看出,门电路在计算机组成中所处的重要位置。

 

8.3.2 门电路的作用和分类

1)门电路的作用

门电路的作用就是,数字电路会使用门电路进行算术和逻辑运算。

 

a)人做算数运算和逻辑运算

·人做算数运算:1098+1234 = ?

·人做逻辑逻辑运算

与运算:下雨  出去  就带伞,下雨与出去同时满足就带伞,这就是与运算。

或运算:坐飞机  做火车从深圳去北京,这就是或运算。

非运算:不吃饭就是吃饭的运算。

 

b)计算机(数字电路)也要进行算术和逻辑运算

比如以基本的与、或、非为例:

与:1(2.5v)  &  1(2.5v)  = 1(2.5v)

或:1(2.5v)  |  0(0v)    = 0(0v)

非:            (2.5v) = 0(0v)

 

在计算机(数字电路)中,0/1为对应的0v2.5v电信号,需要使用门电路,实现对数字电信号表示的二进制数据进行运算,因此,门电路是构成计算机的基本数字电路。

 

 

2)常见的门电路列举

与门、或门、非门、与非门、或非门、与或非门、异或门等几种,数字电路使用这些门电路,就可以实现算术运算和逻辑运算。

 

 

8.3.3 三极管是如何构建门电路

接下来我们会以“与非门”为例,介绍三极管是如何构建“与非门”的,其它的门电路都是以同样的方式构建,只要你明白这个例子,你也就大概的了解了,所有的这些个门电路是如何通过三极管构建的。

 

1)与非逻辑理解

为了讲明白“与非”的逻辑,我们需要先看下“与”的逻辑,对比理解就能知道“与非”是什么含义了。

 

a)生活中的例子

·“与”的逻辑:今天 小明来  小花来 我就出去郊游。

·“与非”的逻辑:今天 小明来  小花来 我就  出去郊游,不就是“非”。

 

以上的逻辑是由人脑所实现的逻辑运算,人实现逻辑运算的过程非常自然,如果不告诉你这就是逻辑运算,你都不知道这就是逻辑运算。

 

b)计算机的例子

·“与”逻辑:

-12.5v) 与  12.5v)  输出 12.5v

- 12.5v) 与  00v)  输出 02.5v

 

·“与非”逻辑:

- 非(12.5v) 与 12.5v))  输出00v

- 12.5v) 与  00v)  输出 02.5v

以上数字电信号形式存在的数据,需要通过“与非门”电路才能实现相应的与非运算。

 

2与非门”电路符号

 

 

 

 

 

理工科的同学对于逻辑运算应该是比较熟悉的,不熟悉的同学可以关注我们后面的《数字电路》的课程,我们会对逻辑运算进行深入讲解,并详细介绍门电路是如何实现这些逻辑运算的。

 

3与非门的三极管组成图

 

 

 

 


 

 

 

 

 

 

 

 

 

 

 

 

 

 

4)分析电路图,看看三极管组成的“与非门”电路是如何进行逻辑运算的

 

a)例1

 

                              

0/1 表示: !  ( 1   &    0 )  =   1

          电压表示: 2.5v &    0v) =  2.5v~5v

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

b)例2

 

                         

0/1 表示: !  ( 1   &    1 )  =   0

      电压表示: 2.5v &    2.5v) =  0v

 

 

 

 

例子2请自行分析,不过你会发现分析起来很困难,并不像例子1那样容易,至于为什么是这样呢?例1中只用到了三极管的开关功能,但是例2还有到了三极管的放大功能,大家不会分析三极管的放大功能,之前讲三极管时,我们也没有详细讲三极管放大功能的具体分析,因此相比开关功能来说,放大功能比较难分析些。

 

我们在后续的《模拟电路》这门课中,我们详细的讲清楚了三极管的“放大、饱和、截止”三个状态后,再来分析这个这个电路,你就会分析了,如果对三极管工作原理非常感兴趣的同学请看我们后面的《模拟电路这门课》。

 

大家不要想着搞清楚所有门电路的三极管组成电路,原理都是大同小异,如果你不是做微电子的,这么做没有意义。

 

 

 

8.4 触发器、组合电路和时序电路

8.4.1 触发器、组合电路、时序电路在计算机构建中地位

 

 

 

 

 

 

 

 

 

8.4.2 触发器

1)触发器的

1)功能:记忆功能。

就是当某些条件下满足时,触发器的输出可以一直保持1(高电平)或者0(低电平),这个有什么好处呢?

 

2)什么是记忆作用呢

好处就是使用触发器可以构建出寄存器、缓存、内存等。

 

 

 

 

 

  

 

 

 

 

 

 

 

 

有关触发器构建存储器的知识,在后面紧接着讲的存储器时还会再次介绍。

 

2)门电路构建触发器举例

比如下图的RS触发器,由两个“与非门”组的,那么门电路是如何构建触发器的呢。

 

 

 

 

 

 

 

 

 

 

 

这里只是希望通过RS触发器,让大家了解门电路是如何构建出触发器的,重点并并不是介绍RS触发器,为了避免问题复杂化,我们这里不在讲解RS触发器的工作原理,如果你确实想学习触发器的知识,请看后续的《数字电路》课程。

3)对于触发器知识

其实除了RS触发器外,还有D触发器、JK触发器等,对于偏向编程开发的it工作者来说,了解到这个层级就ok了,但是对于微电和硬件工程师来说就必须深入理解,还是你那句话,如果你对触发器工作原理感兴趣,请看我们后面的《数字电路》课程,里面会有详细讲解。

8.4.3 组合电路

1)组合电路的作用

组合电路的用途有很多方面,为了能让大家对快速理解组合电路的用途,这里举了一个3-8译码器,这样一个简单的组合电路例子,通过这个例子大家就能快速理解组合电路使用干嘛的。

 

238译码器

1)3-8译码器功能

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

这张表已经非常清楚的描述了3-8译码器的功能,功能就是根据输入来选择某根线输出,比如输入011(3)的电平信号,输入后,译码器发现输入的二进制数为3,表示要选择第三根线输出1(2.5v),其它线全部输出0。

 

2)其它译码器

译码器除了3-8译码器外,4-16译码器外,还有n-2n等等译码器,输入输出线的数量需要根据自己使用情况来定。

 

4)3-8译码器应用举例:使用3-8译码器进行寻址

如果我希望从内存地址为011这个地址的字节都数据,那么就一定要通过地址线发送地址给内存,内存根据输入的地址选择011地址对应的这个地址,我们以只有8个字节的内存为例,讲解3-8译码器是如何实现寻址的,对于只有8字节的内存来说,

a)地址数量:既然内存只有8字节,那么每个地址对应一个地址,只需要8个地址

     b)地址线根数:只有8个地址,那么二进制的地址范围为000-111,那么只需要三根地址线就能表示000-111的地址。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3)门电路如何构建3-8译码器这个组合电路

 

 

从这张图中可以看出,3-8译码器就是由各种门电路组成的,通过这张图只是想告诉大家,3-8译码器这个组合电路,是如何通过门电路构成的。我们这里就不再分析这个3-8译码器具体是如何工作。

 

 

8.4.4 时序电路

(1)时序电路的作用

要说清楚时序电路是干嘛的,先得弄清楚时序是个啥东西

 

1)先从人的时序说起

a)人也是需要时序的

·人的工作和生活也是有时序的,人的时序其实就是时间安排

·只是我们很少把生活中的时间安排以时序的方式来看待

·人的时序安排,基本是以小时为单位进行,时序安排就是工作时间表。

 

b)以工作为例,看时序的重要性

·我们平时的工作是由很多人和组织共同而成的

·各自严格按照自己的工作时序进行做事,就能和其它人或者组织精确的配合上,否者就会紊乱,比如错过了重要客户的约见等。

 

c)生活中时序举例

 

 

 

 

 

 

 

 

 

 

 

 

 

d)对于时序来说,统一时钟的重要性

为了让每个人或组织时序,能够准确的对上,必须要有统一的时钟参考,这也是以前为什么总是要对表的原因,不对表的话,两个手表的快慢不一样,各自参考时间标尺就会不同,肯定配合不上,特别是在打仗的时候,发起总攻时,对表是必须的,不然这边已经总攻了,那边还在干等着。

人的时序是以人的时钟(24小时)进行安排的,最小单位为S,比S还小的时间单位对于人来说已经没有什么意义了,因为人对s以下的时间敏感度不高。

 

e)再看看时序

时序就是各单元(比如人)工作的“时间顺序”,因为所有人和组织的时序,都是参考统一的时钟进行安排的,那么各自只要严格准守自己的时序工作,就能很好的配合上。

 

2)计算机中的时序

a)计算机时序的作用与重要性

计算机由各种不同的电子部件组成,所以每个部件需要有自己的工作时序,各自的时序是按照统一的“时钟”制定的,各部件只要严格准守自己的时序,才能严密的配合工作,否者就会紊乱,导致计算机不能正常工作。


 

 

b)计算机中时序举例子

比如计算机的两个芯片要通信,双方就需要遵守一定时序安排才能通信成功。

 

 

 

 

 

 

 

 

 

 

数据的传输就是数据的读写,只有当发出读写控制后,才会进行数据传输,才能通信成功,因此读写控制时序和数据传输时序必须要严密对上,否者通信就会因为时序紊乱而失败。上面的这张时序图只是为了让大家便于理解而画的伪时序图,有关时序,我们会在后续嵌入式课程中(特别是单片机)详细讲解。

 

c)同样,对于计算机的时序来说,统一时钟也非常重要

·各部件(芯片)遵照统一时钟进行安排的时序,才能严密配合上

·人使用的时钟是不能给计算机使用的,因为人的时钟精度只能到S,但是计算机工作的速度是ns级别,因此需要ns级别的时钟

·计算机的时钟就是晶振,晶振每隔xxns就会震动一次,产生一个时钟脉冲,这个时钟脉冲就是计算机时钟的最小时间位。

 

3)时序电路重要作用

a)什么是时序电路

时序电路就是根据输入的统一钟(晶振)时钟为参考,为相应电子部件(芯片)产生该要的时序,根据该时序,每隔固定的时间(xxxns)发出一个高或低电平脉冲,别人这个脉冲信号的指示,就知道是要动作来配合你的工作了。

 

 

 

 

 

 

 

 

b)分频和倍频

·通过s/m/h理解分频和倍频

-分钟m的60倍频就是h

-分钟m的60分频就s

·时序电路的分频和倍频

时序电路为了产生新频率的时序脉冲信号,产生新频率的脉冲,关键就是分频和倍频,有关时序电路的分频和倍频,会在后续的的单片机课程中详细讲解。

 

c)几乎每个芯片都有自己的时序电路

因为都需要根据输入的时钟信号,产生属于自己的“时序”脉冲。


2)时序电路组成

时序电路是由门电路和触发器共同组成,比如下图74LS164(74LS164主要用在移位寄存器中)时序芯片时序电路。

 

同样我们这里不讲解这个时序电路的具体工作原理,有关时序电路的工作原理,会在后续的《数字电路》课程中会涉及。

 

3)时序电路知识点要求

微电工程师:非常清楚时序电路的工作原理

硬件工程:深入了解它的各个参数指标(也就是电器特性),学会如何使用这个硬件芯片。

嵌入式软件工程:时序电路都会有相应时序图,需要根据时序图写程序控制硬件。

 

74LS164产生的时序:

 

时序图其实并不复杂,但是很多初学的同学还是感觉很复杂,看懂时序图需要一定的基本功,在后面的单片机和linux嵌入式课程中,都会讲解时序相关度的课程,通过后面的学习,只要看懂了一两个个时序图,当你掌握了其中的门道后,你会发现时序图原来也不过如此。

 

8.4.5 触发器、组合电路和时序电路的对比

1)共同点:都由门电路组合而成,门电路再由三极管构成。

 

2)区别

1)触发器:具有记忆功能

2)组合电路:不具有记忆功能,为了某个特定的功能,纯粹使用门电路组合构成

3)时序电路:用于设计计算机(主要是各类芯片)用的时序电路,由门电路、触发器共同构成

 

 

 

 

 

 

 

 

 

 

 

 

8.5 cpu如何由触发器、组合电路、时序电路构成的

8.5.1 回忆cpu中的结构

 

 

 

 

 

 

 

 

 

 

 

在介绍计算机结构时,我们就了解到CPU是由运算器、控制器和寄存器组等这几个基本功能单元组成,

运算器:由组合电路实现。

控制器:由组合电路+时序电路实现

寄存器组:由触发器实现

 

8.5.2 CPU的运算器

运算器最核心的就是ALU(Arithmetic Logical Unit),ALU分成两部分,

算术运算单元:加法器

逻辑于运算单元:逻辑运算器

 

加法器和逻辑运算器均由组合电路的全加器实现。

 

1)全加器

全加器专门实现二进制的加法运算,有了加法运算,其它的减法、除法、乘法等都能通过加法实现。

a)只进行一位运算的全加器

下图就是一个只进行一位相加运算的全加器,全加器是一个组合电路。

   

AB:加数、被加数

Cin:前一位相加后的进位

Sum:相加后的和

Cout:相加后的进位

 

 

 

 

 

 

b)实现两位二进制数相加的全加器

 

比如01+11,必须使用两个上面的全加器级联,级联的时候将上一级的Cout和下一级的Cin连在一起,

 

    

 

c)三位或以上的多为全加器

同理进行多次级联。

 

2)半加器

与全加器对应的还有一个半加器,半加器和全加器的区别就是,半加器不计算进位,但是全加器需要计算进位。

 

8.5.3 控制器

由组合电路+时序电路实现,其中控制器最核心的部分就是译码器,译码器就有时序电路构成,控制器比较复杂,这里制作简单介绍。

 

 

 

 

 

 

 

 

 

 

8.5.4寄存器组

功能:小容量临时存储器,临时存储数据,供CPU快速访问用。

组成:寄存器组由很多寄存器叠合而成,每个寄存器由触发器组成,一个触发器就是一个bit位。

 

在后面介绍存储器时,还会介绍寄存器相关的内容。

 

8.5.5 有关cpu内部组成知识的掌握

微电工程师的:需要设计和集成cpu芯片,要求对cpu内部结构非常清楚。

硬件工程师(电路设计):了解内部结构,清楚cpu的电气特性和各项指标。

软件工程师:特别是嵌入式软件工程师,需要清楚cpu工作原理,关键是并了解该cpu的指令系统,也就是了解汇编,汇编学会了计算机的工    作原理也就清楚了。

纯软件开发:比如web,移动APP,游戏等软件开发,一个合格的IT工程师,也必须要了解CPU的工作原理,最好的方式就是通过学习汇编来    了解,因为汇编指令是完全遵照CPU的工作原理进行设计的,因此汇编清楚了,计算机的工作原理也就清楚了。

 

在后续单片机、stm32和arm裸机课程,对于cpu的工作原理会讲解,希望深入学习,可以看后面的课程



作者:佳嵌工作室

51CTO免费视频地址:http://edu.51cto.com/lecturer/12941022.html

课程进度咨询QQ群:528495268

转载请说明源地址。





受限制的 HTML

  • 允许的HTML标签:<a href hreflang> <em> <strong> <cite> <blockquote cite> <code> <ul type> <ol start type> <li> <dl> <dt> <dd> <h2 id> <h3 id> <h4 id> <h5 id> <h6 id>
  • 自动断行和分段。
  • 网页和电子邮件地址自动转换为链接。

相关推荐
  • 【数字电子技术 Digital Electronic Technology 3】——门电路笔记 之 CMOS门电路超详细解剖
    写在前面:本博文是华南理工大学电子与信息学院《数字电子技术》Chapter3CMOS门电路的总结与笔记 文章目录 1. CMOS反相器电路结构和工作原理1.1 CMOS反相器电压传输特性和电流传输特性1.2 输入端噪声容限1.3 CMOS反相器静态输入特性和输出特性 2.其他类型的CMOS门电路2.1 各种逻辑功能的CMOS门电路2.1.1 CMOS与非门2.1.2 CMOS或非门2.1.3 CMOS与非门和或非门三个问题的解决方法及原理 2.2 漏级开路输出门电路(OD门)2.2.1 OD门重要应用:实现线与功能2.2.2 上拉电阻范围的计算2.2.3 总结:OD门的特点以及应用 2.3 CMOS传输门2.4 三态输出的CMOS门电路 【博主重新复习Chapter 3时的一些再总结】 1. CMOS反相器电路结构和工作原理 在数电中,我们使用MOS管主要是用它的开关特性 来看看MOS管的开关等效电路(以N沟道增强型MOS管为例) 下面我们来看看CMOS反相器的构造: CMOS反相器主要是由上方的P沟道增强型MOS管和下方的N沟道增强型MOS管构成 在这里记录一个在后面博文中的分析都可以用得上的分析方法: 对于P沟道MOS管而言,当g极和s极的电压为低电平时,该管视为导通对于N沟道MOS管而言,当g极和s极的电压为高电平时,该管视为导通
  • 深入理解计算机系统(4.2)------逻辑设计和硬件控制语言HCL
    深入理解计算机系统(4.2)------逻辑设计和硬件控制语言HCL   上一篇博客我们简单介绍了Y86指令集体系,而这篇博客我们将介绍指令集体系的逻辑设计和硬件控制语言HCL,为后面去实现Y86打下基础。   在硬件设计中,用电子电路来计算对位进行运算的函数,以及在各种存储器元素中存储位。大多数现代电路技术都是用信号上的高电压或者低电压来表示不同的位值。在当前的技术中心,逻辑 1 是用 1.0 伏特的高电压表示,而逻辑 0 是用 0.0 伏特的低电压表示。要实现一个数字系统需要三个组成部分:   ①、计算对位进行逻辑操作的函数的组合逻辑   ②、存储位的存储器元素   ③、控制存储器元素更新的时钟信号   本篇博客我们就介绍这些不同的组成部分,以及用来描述不同处理器设计的控制逻辑——HCL(Hardware Control Language,硬件控制语言) 1、基本逻辑设计——逻辑门   逻辑门是数字电路的基本计算元素,它们产生的输出,等于它们输入位值的某个布尔函数。如下图:      这三个逻辑门和我们前面讲C语言运算符是对应的。但是要注意区别:   ①、逻辑门只对单个位进行操作,而不是整个字。这很好理解,因为硬件识别的是高低电平。   ②、逻辑门总是活动的,一旦一个门的输入变化了,在很短的时间内,输出就会相应的变化。 2、高级逻辑设计——组合电路   上面说的都是单个逻辑门
  • FPGA时序分析与约束(2)——与门电路代码对应电路图的时序分析
    FPGA时序分析与约束(2)——与门电路代码对应电路模型的时序分 本文中时序分析使用的平台: quartusⅡ13.0 芯片厂家:Inter QuartesⅡ时序分析中常见的时间参数: Tclk1:时钟从时钟源端口出发到达源寄存器时钟端口的延迟 Tclk2:时钟从时钟端口出发到达目的寄存器时钟端口的延迟 Tco:时钟上升沿到达寄存器到数据从D端输出到Q端的延迟 Tdata:数据从源寄存器Q端到目的寄存器D端的延迟 Tclk:时钟周期 Tsu:建立时间,时钟上升沿到达寄存器前,数据必须提前n纳秒稳定下来,这个时间叫建立时间 Tskew:时钟偏斜,时钟从时钟源端口出发,到达目的寄存器和源寄存器的时间差 Tclk1+Tco+Tdata:数据到达时间 Tclk+Tclk2-Tsu:数据需求时间 Slack:数据需求时间和数据达到时间的时间差,如果为正值,则表名数据可以被目的寄存器正确接收,为负值,则不能正确接收。 二输入与门电路的代码如下图右半部分所示;其对应的寄存器级别的信号与时钟模型如左上部分所示,图中a_reg、b_regc_reg为D触发器,&为由查找表构成的与门电路,具体查找表如何构成与门电路参考上一篇《FPGA时序分析与约束《1》中LUT单元的内部结构。 两个寄存器之间数据和时钟从输入端到输出端经历的各个寄存器之间的时间延迟如下图所示:
  • 徒手画一个加法器吧
    没学过<<数电模电>>,第一次深入的了解到计算机是怎么组成的,感觉非常生气。世界上最好的学习方法就是分享,此次就分享一下怎么徒手画一个加法器吧。emmmm....没画之前也不知道需要多大的地方。直接开始吧。 一、电子管到晶体管 1. 继电器 继电器是一种小电流控制大电路的自动开关。分为控制电路和工作电路,控制电路接通后,电流通过线圈,会在电路的线圈处产生电磁感应,吸附衔铁使右侧的工作电路接通。控制电路电压较低,工作电路电压较高,通过这个继电器装置,就实现了小电流控制大电路的装置。电流在传输过程中,随着距离越来越长,会衰减的越来越多,此时,就可以通过继电器,放大电流,使得电流传输更远的距离。 2.非门 继电器的作用的间接控制另一个电路的通短。在上面的继电器中,控制电路输入电流,工作电路就会产生电流,工作电路和控制电路状态使同步的。把控制电路看作输入,工作电路看作输出,那么上面的继电器就是输入等于输出的。我们把控制电路标记为A端,工作电路标记为F端。再看另一种继电器。在这个继电器中,电路结构与之前的基本类似,唯一的区别在于A端未输入电流时,F端的开关是闭合的,是有电流输出的,当A端有电流输入时,F端就会变成开路。此时的继电器,输入和输出相反,我们称此装置为非门。 3.与门 在第一个继电器中,A端的输入直接影响到F端。把门把此继电器进行改造,如下图所示,A端有两个控制电路
  • 【梳理】数字设计基础与应用 第2章 组合逻辑电路的分析与设计 2.1.3 组合逻辑电路的其它输入、输出结构
    教材:数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社 源文档高清截图在后 2.1.3 逻辑电路的其它输入、输出结构 1、通常,逻辑门的输入电压在阈值电压附近波动时,容易令输出电压阶跃性变化,造成输出错误。将输入信号接入带有施密特触发器输入结构的非门则克服了输入电压的波动 。增强了输入的抗干扰能力。 如图,施密特触发器具有类似磁滞回线的输入输出电压特性。当输入由低变高或由高变低时,阈值电压不同。当阈值电压附近的输入电压经过施密特触发器后,当输入由低变高时,更易输出低电平(注意上图是施密特触发非门的电压传输特性);当输入由高变低时,更易输出高电平,从而克服了输入电压在阈值电压附近波动时带来的输出波动问题。 2、施密特触发器的应用: (1)波形变换。利用施密特触发器状态转换过程中的正反馈作用,可以把边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号。可将三角波、正弦波等变成矩形波。 (2)方波整形。数字系统中,矩形脉冲在传输中经常发生畸变,上升沿和下降沿不理想。用施密特触发器整形后,可获得较理想的矩形脉冲。做到这一点的关键是:设置合适的VTH+和VTH-。 (3)脉冲鉴幅。设置合适的阈值,将幅度不同、不规则的脉冲施加到施密特触发器的输入端后,施密特触发器能选择幅度大于预设值的脉冲输出。 3、普通逻辑门的输出只有两种状态——逻辑0和逻辑1
  • 数字电路笔记
    数字电路 教师:**** tel:********* 目录 数字电路写给读者 第一章 数字电路概论1.二进制LSB和MSB传输BCD编码有权码无权码 2.二值逻辑变量与基本逻辑运算输入输出几种逻辑运算类型与运算(A ⋅ \cdot ⋅ B)或运算(A+B)非运算( A ‾ \overline{A} A )与非运算( A B ‾ \overline{AB} A B )或非运算( A + B ‾ \overline{A+B} A + B ​ )异或运算(A ⨁ \bigoplus ⨁ B)同或运算(A⊙B) 由真值表写逻辑表达式 第二章 逻辑代数与硬件描述语言基础1.逻辑代数基本公式和恒等式对偶规则 2.逻辑函数的卡诺图化简法最小项卡诺图无关项 3.Verilog HDL基础 第三章 逻辑门电路1.逻辑门电路分类2.CMOS电路CMOS反相器(即非门)CMOS与非门CMOS与门CMOS或非门输入保护电路和缓冲电路输入端保护电路CMOS漏极开路(OD)门三态输出门电路 3.TTL逻辑门 第四章 组合逻辑电路1.组合逻辑电路的分析2.组合逻辑电路的设计3.竞争-冒险现象解决办法法一:增加乘积项,避免互补项相加法二:输出端并联电容 4.常见集成组合逻辑电路(重难点)编码器普通编码器:只有一个输入信号为1,其他都是0,此时2n个输入对应n个输出(多输入,少输出)优先编码器:规定优先级
  • 电路图的美与丑
    电路图的美与丑 卓晴 TsinghuaJoking 电路图是用于表达、设计、制作、调试电子系统的重要的工具。它是由电子元器件符号按照电子系统内部实际连接关系按照一定规范绘制的。借助于标准化的电路图,可以让来自不同国家的电子工程师,即使他们的语言不通,但也能够准确无误理解同一个电子设备的设计原理。▲ 一个简单电子时钟的电路图早期的电路图都是通过手工绘制的。为了便于电路绘图员绘制电路,提高绘制效率,在上个世纪80年代,国际电气与电子工程师协会(IEEE)将传统的逻辑电路符号进行了统一修订,去掉了逻辑门电路的外形曲线,只使用方框再配合符号来表达门电路的功能。下图左边是传统的逻辑门电路符号,右边是 IEEE Standard 91-1984[1] 标准中定义的逻辑门电路符号。▲ 两种不同的逻辑电路表达方式这种改动简化了对绘图工具的要求,提高了绘图效率。改变后的标准后来被广泛使用。更早期的电子管电路图也曾经有过类似的简化。在1944年,《RADIO CRAFT》杂志刊登过一篇文章:Are Radio Symbols Wrong?[2] 讲述了D.S.B Shannon(英国人)提出对于传统电子管电路图的改动方案。早期的电子管脱胎于电灯泡,所以绘制电子管的外形大都使用圆形、椭圆形来表示。内部电极也分别使用线段、虚线、曲线、线圈来分别表示内部的屏极、栅极、阴极、灯丝等等。早期电路中的变压器
  • 【梳理】数字设计基础与应用 第2章 组合逻辑电路的分析与设计 2.4 组合逻辑电路分析 2.5 组合逻辑电路设计 2.7 组合逻辑电路中的险象
    教材:数字设计基础与应用 第二版 邓元庆 关宇 贾鹏 石会 编著 清华大学出版社 源文档高清截图在后 2.4 组合逻辑电路的分析 分析组合电路的基本步骤是: ①阅读组合逻辑电路图列写逻辑表达式(必要时化简) ②列出真值表 ③由真值表确定逻辑电路的逻辑功能 ④对组合逻辑电路图进行评价和改进 一定要熟悉逻辑代数的基本定律,以便在列写逻辑表达式后快速而准确地化简。 例2.1的化简过程: 化简之前的表达式通过阅读电路图得出。图较为复杂时,可按下图的方法,在逻辑门的输入端标记变量,以正确读图。然后结合化简后的逻辑表达式得到真值表。注意该电路图的逻辑门是与非门,不要认错。 该电路的逻辑功能是:少数服从多数的三人表决电路。 附加例:试分析下图所示逻辑电路。 解:① 写出逻辑表达式 ② 列出真值表 ③ 电路的性质是:将自然二进制码转换为Gray码的代码转换电路。 2.5 组合逻辑电路的设计 1、组合逻辑电路设计是根据功能要求设计相应的逻辑电路。设计的基本要求是功能正确且电路简化。 2、组合逻辑电路的设计步骤一般是: ⑴ 由功能要求,确定输入、输出变量,列出相应的真值表及最小项表达式等。 ⑵ 由设计要求,采用适当的化简及转化方法求出与所要求的逻辑门相适应的输出函数的最简表达式。 ⑶ 画出与最简表达式相对应的逻辑电路图。 ⑷ 仿真调试改进。 在实际的设计过程中,还需要综合多个方面考虑:“最小化电路
  • 汇编指令如何转变为CPU上的电压变化?(How does an assembly instruction turn into voltage changes on the CPU?)
    问题 在过去的3-5年里,我一直在C和CPython中工作。 考虑一下我的知识基础。 如果要在支持该指令的处理器上使用诸如MOV AL, 61h类的汇编指令,那么解释该代码并将其作为电压信号分派的处理器内部究竟是什么? 如此简单的指示将如何执行? 当我尝试考虑MOV AL, 61h甚至XOR EAX, EBX包含的多个步骤时,汇编甚至感觉像是一种高级语言。 编辑:我读了一些评论,问为什么当x86系列在嵌入式系统中不常见时,为什么将其作为嵌入式。 欢迎来到我自己的无知。 现在,我认为,如果我对此一无所知,那么可能还会有其他人对此一无所知。 考虑到大家对答案的努力,我很难选择一个喜欢的答案,但我感到不得不做出决定。 伙计们,没有受伤的感觉。 我经常发现,我对计算机了解的越多,我实际上所了解的就越少。 感谢您对微码和晶体管逻辑敞开心mind! 编辑#2:感谢此线程,我刚刚理解了为什么XOR EAX, EAX比MOV EAX, 0h快。 :) 回答1 我最近开始阅读Charles Petzold的一本名为Code的书,到目前为止,它完全涵盖了我认为您感到好奇的事物。 但是在购买/借用之前,我还没有完全理解过本书。 这是我的相对简短的答案,而不是Petzolds ...,希望与您的好奇心一致。 您听说过我假设的晶体管。 最初使用晶体管的方法是用于晶体管无线电之类的事情。 它基本上是一个放大器
  • 模拟电路与数字电路基础知识及实训QY-DG760A
    模拟电路 1.有源滤波器和无源滤波器的区别 无源滤波器:这种电路主要有无源元件R、L和C组成 有源滤波器:集成运放和R、C组成。具有不用电感、体积小、重量轻等优点。 集成运放的开环电压增益和输入阻抗均很高,输出电阻小,构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限,所以目前的有源滤波电路的工作频率难以做得很高。 2.带负载能力 把电能转换成其他形式的能的装置叫做负载。对于不同的负载,电路输出特性(输出电压,输出电流)几乎不受影响,不会因为负载的剧烈变化而变,这就是所谓的带载能力 3.输入电阻和输出电阻 在独立源不作用(电压源短路,电流源开路)的情况下,由端口看入,电路可用一个电阻元件来等效。这个等效电阻称为该电路的输入电阻。从放大电路输出端看进去的等效内阻称为输出电阻Ro。 4.差模信号、共模信号 两个大小相等、极性相反的一对信号称为差模信号。差动放大电路输入差模信号(uil =-ui2)时,称为差模输入。两个大小相等、极性相同的一对信号称为共模信号。差动放大电路输入共模信号(uil =ui2)时,称为共模输入。在差动放大器中,有用信号以差模形式输入,干扰信号用共模形式输入,那么干扰信号将被抑制的很小。 5.阻抗匹配 阻抗匹配是指信号源或者传输线跟负载之间的一种合适的搭配方式。阻抗匹配分为低频和高频两种情况讨论。 低频:当负载电阻跟信号源内阻相等时
  • 阿里云联合发布11量子比特云接入超导量子服务,郭光灿团队64比特量子仿真打破IBM Q记录
    2 月 22 日下午,在安徽合肥中科大举办的「中国科学院量子信息与量子科技创新研究院 2018 年度工作会议」上,中科院/中科大团队发布量子计算云平台最新成果。潘建伟院士正式发布中科院联合阿里云打造的 11 量子比特超导量子计算的云平台,这是继 IBM 后全球第二家向公众提供 10 量子比特以上超导量子计算云服务的系统。会上,郭光灿院士团队也介绍其本源量子计算云平台已成功上线 32 比特量子虚拟机,并已经实现了 64 量子比特的量子电路模拟打破 IBM Q 的 56 位仿真记录。潘建伟团队介绍,目前其正式上线的云平台开放 11 比特的量子计算服务,其单比特门保真度达 99.7%、双比特门保真度达 94.9%。同时已经成功研制出 12 比特的超导量子计算处理器。该量子计算云平台前端对用户提供云端的量子算法开发测试环境,后端连接经典计算仿真环境或者真实超导量子计算。阿里云方面将提供云计算资源支撑经典计算仿真环境。通过量子计算云平台,用户可以在云端的超导量子处理器上运行自定义的各种量子线路代码,下载相关运行结果。该平台将吸引更多人在量子计算云平台上运行量子算法,完成初步试验,不仅能用于了解处理器的性能、技术瓶颈等重要特性,还将帮助到下一代处理器开发,为优化应用积累经验。而在云端提供量子计算的创新服务方式,也能从中知悉面临的技术挑战和机会。现有国内外量子计算云平台主要提供两大类量子计算算力
  • FPGA之道(75)静态时序分析(一)基本概念介绍
    文章目录 前言基本概念介绍常用时间参数介绍tsu建立时间要求建立时间余量th保持时间要求保持时间余量tcoMaximum frequency (or Minimum period) 线延迟与门延迟影响延迟的因素温度与电压温度对延迟的影响电压对延迟的影响三种工况 时钟信号的偏差描述时钟精度时钟漂移jitterskewslew rate 前言 本文来自于《FPGA之道》,一起看作者对于时序分析这一专题的理解。 基本概念介绍 在介绍时序分析之前,让我们先来了解一些相关的基本概念。 常用时间参数介绍 时序分析主要是针对时序逻辑来说的,而时序逻辑中最基本的单元则是寄存器,因此,本章节就让我们围绕下图来谈一谈与寄存器相关的一些重要的时间参数: tsu 建立时间,英文全称setup time。它是指在有效的时钟边沿信号到来之前,端口D上数据持续稳定不变的时间,如上图中tsu所示。 建立时间要求 建立时间要求,指的就是要想寄存器能够如期的工作,在有效的时钟边沿信号到来之前,D端口上的数据至少需要持续保持稳定不变的时间,也就是寄存器能够正常工作所允许的最小tsu。注意,建立时间要求也可能为零甚至负数,它跟寄存器的类型和具体实现结构有关。 建立时间余量 建立时间余量 = tsu - 建立时间要求。如果建立时间余量大于等于0,则表示寄存器能够正常工作;否则,表示寄存器无法实现预期功能。 th 保持时间
  • Verilog描述——组合逻辑电路浅析
    组合逻辑电路浅析 由于某些原因,又重新看是看了本科的教材——《电子技术基础数字部分》,经过两年半的工作,再次看到上面的内容,感觉到自己的基础环节着实薄弱,所以,就从书上找些基础内容,学习记录下来; 组合逻辑电路 原来,典型的一些中规模集成电路,都是属于组合逻辑电路,比如:编码器,数据选择器,数据分配器,数值比较器,算数逻辑运算单元等。 组合电路的结构具有如下特点: 输出、输入之间没有反馈延迟通路;电路中不含具有记忆功能的元件。 组合逻辑电路的门级建模 基本门级元件 Verilog语言中内置了12个基本门级元件模型:门级元件的输出、输入必须为线网类型的变量。 当这些元件进行逻辑仿真时,仿真软件回根据程序的描述给每个元件中的变量分配逻辑0,逻辑1,不确定态x,和高阻态z这4个值之一。 元件符号功能说明元件符号功能说明and多输入端的与门nand多输入端的与非门or多输入端的或门nor多输入端的或非门xor多输入端的异或门xnor多输入端的异或门buf多输入端的缓冲器nor多输入端的反相器bufif11控制信号高电平有效的三态缓冲器notif1控制信号高电平有效的三态反相器bufif0控制信号低电平有效的三态缓冲器notif0控制信号低电平有效的三态反相器 设计举例 用Verilog语言的门级元件进行描述:由三态门构成的2选1数据选择器。 [分析]2选1选择器的门级描述如下述程序所示
  • 《破解数字VLSI验证面试》翻译计划——第一章
    前言 本文基于《破解数字VLSI验证面试》翻译计划——综述展开翻译的! 第一章:数字逻辑设计 理解数字逻辑设计的基本原理是执行VLSI行业任何工作的基本技能。因此,无论面试是针对ASIC设计工作、验证工作还是任何后端设计或布局工作,测试逻辑设计技能的问题都是面试的重要部分。因此,这是在超大规模集成电路(VLSI)工业中获得工作的最基本和最重要的课题。本节列出了访谈中最常见的一些问题,并给出了答案和概念的详细解释。一旦你通过这些问题掌握了这些概念,同样的概念和逻辑方法也可以用于相关的问题。 1.1 数字系统、算术和代码 数字系统是数字系统中传递和量化信息的基础。本节包括与十进制、二进制、八进制和十六进制(hex)等常用数制有关的问题,不同数制中的算术运算,不同表示法之间的转换等。 1. 使用最小可能位数将以下十进制数转换为有符号的二进制、八进制和十六进制数。 a) 17 b) -17 十进制数由十进制数字(0到9)组成,二进制数由二进制数字(0,1)组成,八进制数由八进制数字(0到7)组成,十六进制数由16位数字(0到9,A,B,C,D,E和F)组成。十进制数字可以通过以下三个简单步骤转换为任何其他基: 将十进制数除以基数(即2表示二进制,8表示八进制,16表示十六进制)余数将构成转换后的表中的最低位数重复上述步骤1和步骤2,直到没有除数保留MSB表示“符号”信息。对于负数
  • 时序逻辑电路的基础知识(结合Verilog)
    康华光《电子技术基础 数字部分》(第六版)书中关于时序逻辑的介绍十分详尽,仅在原书的基础上增加一部分注释,并省去一部分器件特性相关的内容。 目录 1.锁存器 1.1基本SR锁存器 1.2用与非门构成的基本SR锁存器 1.3时序电路的描述方法(以或非门构成的RS锁存器为例) 1.3.1特性表 1.3.2特性方程 1.3.3状态图 1.3.4波形图 1.4门控SR锁存器 1.5 D锁存器 1.5.1CMOS传输门 1.5.2传输门控D锁存器 1.5.3逻辑门控D锁存器 1.6空翻现象 2.触发器 2.1主从D触发器 2.1.1主从D触发器的电路结构和工作原理 2.1.2 D锁存器与D触发器的比较 2.1.3利用Verilog描述触发器 3.寄存器 三态输出门 3.1寄存器的原理 3.2移位寄存器 3.2.1单向移位寄存器 3.2.2多功能双向移位寄存器 3.2.3利用Verilog描述移位寄存器 4.计数器 4.1 4位同步二进制计数器 4.2基本环形计数器 4.3计数器的应用 4.4利用Verilog描述计数器 组合逻辑电路是没有记忆的,也就是说在任何时刻产生的输出信号都仅仅取决于该时刻电路的输入信号,而与它以前的输入信号是无关的。而有的时候,外面需要电路具有一定的记忆功能,比如自动售货机,当需要买一瓶水,需要三块钱,当你依次投入三个硬币时,之后当三个硬币都投入之后
  • IC基础知识9-组合逻辑电路
    目录 1. 简介2. 分析组合逻辑电路3. 设计组合逻辑电路4. 组合逻辑电路中的竞争冒险5. 常见逻辑电路 1. 简介 组合逻辑电路的功能特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。 2. 分析组合逻辑电路 根据组合逻辑电路得到逻辑表达式化简逻辑表达式画出真值表确定逻辑功能 3. 设计组合逻辑电路 确定输入输出画出真值表通过卡诺图化简得到最简表达式画出逻辑电路 4. 组合逻辑电路中的竞争冒险 逻辑门电路的两个输入信号同时向相反的逻辑电平跳变,而跳变的时间有差异的现象叫做竞争,而由于竞争可能在电路上产生干扰脉冲的现象的叫做冒险。如何消除竞争冒险现象 在逻辑门输出端口和电源之间并联滤波电容发现并消去可能出现的互补变量运算在逻辑门的输入端引入选通控制信号 5. 常见逻辑电路 编码器 输入:EI,I7,I6…I0 输出:Y2,Y1,Y0,GS,EO;GS为优先编码器工作状态标志 功能:当EI=0时,编码器不工作,输出全0;当EI=1,I信号全0时,GS=0,EO=1;其他情况EO=0,GS=1 译码器 选择器 比较器 加法器 半加器: 全加器: 来源:https://blog.csdn.net/mu_guang_/article/details/115479194
  • 用verilog来描述组合逻辑电路
    1,什么是组合逻辑电路? 逻辑电路在任何时刻产生的稳定的输出信号仅仅取决于该时刻的输入信号,而与过去的输入信号无关,即与输入信号作用前的状态无关,这样的电路称为组合逻辑电路。 上图给出了一个典型的数字逻辑电路模型,其中的输入信号为X={X1,...,Xn},Y={Y1,...,Yn}为对应的输出信号,输入与输出的关系可以表示为:Y=F(X)。 2,组合逻辑电路有哪些特点? 组合逻辑电路具有两个特点: (1).由逻辑门电路组成,不含有任何的记忆元件; (2).电路是单向传输的,电路中不存在任何反馈回路。 3,如何描述组合逻辑电路? (1)真值表; (2)逻辑表达式 (3)逻辑门电路图 (4)卡诺图 (具体描述略) 4,各种描述之间相互转换关系? (1)真值表——逻辑表示 (2)逻辑表达式——逻辑电路图 (3)逻辑电路图——真值表 (具体描述略) 5,如何使用verilog描述组合逻辑电路,及注意事项? (1)使用assign描述组合逻辑电路; 在verilog HDL,用assign描述的部分都是组合逻辑电路,下面对assign做简要的介绍: assign:连续赋值语句是Verilog数据流建模的基本语句,用于对线网进行赋值,等价于门级描述,然而是从更高的抽象层次对电路进行描述。assign语法表示如下: continuous_assign ::=assign [drive
  • 数字电路基础与Quartus入门
    任务要求: 1.复习数字电路基础知识;安装Quartus-II软件,进行数字电路的仿真与验证。 2.在 Quartus-II 中自己用门电路设计一个D触发器,并进行仿真,时序波形验证; 参考附件1“Quartus-II输入原理图及仿真步骤.docx”。 3.在 Quartus-II 中直接调用一个D触发器电路,进行仿真,时序波形验证,与2做比较; 4.(本周选做)在 Quartus-II用Verilog语言写一个D触发器,进行仿真验证,与3做比较; 一、安装Quartus-II 13 和Modelsim 关于安装Quartus-II 13 和Modelsim的方法请参考这篇博客: https://blog.csdn.net/qq_43279579/article/details/115158140 https://blog.csdn.net/qq_43279579/article/details/115176423 按照以上博客进行安装quartus,按照下载->安装->注册->配置 这样的顺序。 二、Quartus-II 中用门电路设计一个D触发器,并进行仿真,时序波形验证 1.D触发器的门电路设计 D触发器简介 D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。 D触发器(data flip
  • 数字IC设计工程师笔试面试经典100题-有答案
    转自知乎答主ictown_数字IC设计工程师笔试面试经典100题-有答案-陈恩 1:什么是同步逻辑和异步逻辑?(汉王) 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。 同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入 x 有无变化,状态表中的每个状态都是稳定的。 异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。2:同步电路和异步电路的区别: 同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。 异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。3:时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。4:建立时间与保持时间的概念? 建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。 保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。5
  • 二进制在计算机内是如何运作的
    二进制在计算机内是如何运作的 通过学习编程语言,我们都知道编译器的工作是把编程语言翻译为计算机所能识别和执行的机器语言,机器语言通过二进制代码所表示,但是,计算机为什么要使用二进制呢,0和1在计算机内又是如何工作的呢? 1. 为什么选择二进制? 这就要从计算机的基本电子元件——晶体管来说起,晶体管可以看作一种电子开关,通过控制线路来控制开和关,晶体管有两个电极,由半导体材料将它们隔开。 控制线连接到一个门,通过改变它的电荷(高低电平),来控制半导体的导电性,来决定是否让电流流动,即开与关,再通过0和1两种状态表达信息,从而达到传递信息的目的。高电平导致电路导通,通电代表‘1’,低电平导致线路不通,闭电代表‘0’。但是,为什么三进制、五进制、十进制不行呢?问题在于,可表达的数字越多,状态越多,就越难区分信号,极容易造成信号混乱,特别是对每秒数百万次变化的晶体管来说,问题更为严重。所以只有0和1两种状态,可以更好的解决这类问题。(值得注意的是,数字电路只能识别高低电平,0和1只是起标记作用,是抽象的,并不存在。) 采用二进制的另一个原因,数学界中已经有一门数学分支——布尔代数,来专门处理真(1)和假(0)这类逻辑操作问题,并且这门学科已经解决了所有法则和运算,使得二进制的问题更便于处理。布尔代数能够很好地处理集成电路中的逻辑门问题。逻辑门包括或门、与门、非门、或非门、与非门